`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2024/02/24 21:48:19
// Design Name: 
// Module Name: tb
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////

`timescale 1ns / 1ps 
module tb();
    reg clk;
    reg rst_n;
    wire [3:0] led;
    parameter PERIOD  = 10;
    always #(PERIOD/2) clk = ~clk;
    initial 
    begin
       clk            = 1'b0;
       rst_n          = 1'b0;      
      
   end
    flowing_light flowing_light(
        .clk(clk),
        .rst_n(rst_n),
        .led(led)
    );
endmodule
